| Automatic hardware-software partitioning demonstrated with an embedded, real-time stereo image processing system for vehicles |
Schlüsselwörter:
Hardware-Software Co-Design, Simulated Annealing, Real-Time Image Processing, Automated Hardware-Software Partitioning
Hardware-Software Co-Design, Simulated Annealing, Echtzeit, Bildverarbeitung, Automatische Hardware-Software Partitionierung
Sachgruppe der DNBAbstract
This work presents a system for automatic partitioning of image processing algorithms in a Hardware/Software Co-Design. The algorithms thereby correspond to the general layered model of image processing (IP). The goal is the real-time implementation of an IP algorithm on an embedded system with minimal costs. The functions of an IP algorithm implemented in C/C++ code are analyzed on a PC statically and dynamically. The results of the analysis form the basis for the partitioning. The partitioning itself is divided into two phases. The first phase constitutes the clustering of functions to a multiprocessor system. If that is not sufficient, in order to manufacture real-time conditions individual functions are transferred to logic using simulated annealing. Therefore, a system develops with logic and several processors as distributed functions, that fullfills the requirements.
In der vorliegenden Arbeit wird ein Verfahren zur automatischen Partitionierung von Bildverarbeitungsalgorithmen in ein Hardware-Software Co-Design vorgestellt. Die Algorithmen entsprechen dabei dem allgemeinen Schichtenmodell der Bildverarbeitung (BV). Ziel ist die echtzeitfähige Realisierung eines BV-Algorithmus auf einem eingebetteten System mit minimalen "Kosten". Die als C/C++ Code realisierten Funktionen des BV-Algorithmus werden auf einem PC statisch und dynamisch analysiert. Die Ergebnisse der Analyse bilden die Grundlage für die Partitionierung. Die Partitionierung selbst gliedert sich in zwei Phasen. Die erste Phase stellt die Clusterung der Funktionen zu einem Multiprozessorsystem dar. Reicht das nicht aus, um Echtzeitfähigkeit herzustellen, werden einzelne Funktionen unter Nutzung des Simulated Annealing in Logik überführt, bis die zuvor aufgestellten Echtzeitbedingungen eingehalten werden. Dabei entsteht ein System mit auf Logik und mehrere Prozessoren verteilten Funktionen, das die aufgestellten Anforderungen erfüllt.
| Betreuer | Michaelis, Bernd; Prof. Dr.-Ing. habil. |
| Gutachter | Michaelis, Bernd; Prof. Dr.-Ing. habil. |
| Upload: | 2008-03-17 |
| URL of Theses: | http://diglib.uni-magdeburg.de/Dissertationen/2008/jenkaszubiak.pdf |